La Cadena de Montaje Lógica

Anatomía de las 5 etapas del pipeline y la física del tiempo de ciclo.



Gemini Notebook

$$T_{cpu} = NI \times CPI \times T_c$$

[NI] Número de Instrucciones

Determinado por el compilador y la arquitectura del conjunto de instrucciones (ISA).

[CPI] Ciclos Por Instrucción

Mejorado drásticamente mediante la técnica de segmentación temporal (Pipelining).

[T_c] Tiempo de Ciclo

Dictaminado por las limitaciones del hardware físico y el equilibrio perfecto de las etapas.

La segmentación mejora el CPI, pero el diseño físico define el límite del T_c.

Gemini Notebook

El Cuello de Botella Secuencial



Ejecución Aislada

Una instrucción debe finalizar todas sus microoperaciones antes de que la siguiente pueda entrar al procesador.

Desperdicio de Silicio

En cualquier ciclo de reloj, la inmensa mayoría del hardware lógico permanece inactiva esperando su turno.

Bajo Rendimiento


El tiempo total se acumula linealmente sumando la latencia de cada etapa individual:

T = t1 + t2 + t3 + t4 + t5

Gemini Notebook

El Paradigma de la Segmentación (Pipelining)

El Metáfora (Cadena de Montaje de Automóviles)




La Realidad (Cadena de Montaje Lógica de la CPU)

IF (Búsqueda)	ID (Decodificación)	EX (Ejecución)	MEM (Memoria)	WB (Escritura)

El paralelismo a nivel de instrucción permite procesar múltiples operaciones simultáneamente, manteniendo cada instrucción en una fase de ensamblaje diferente.


Gemini Notebook

Panorama de la Ruta de Datos (Data Path)



Gemini Notebook

Anatomía del Front-End



Búsqueda [IF]
Carga de la instrucción desde la memoria y actualización del puntero.


```
IR <- Memoria[PC]
PC <- PC + 1
```

Decodificación [ID]
La Unidad de Control evalúa el codop y busca los operandos requeridos en el Banco de Registros.

```
A <- Reg[rs]
B <- Reg[rt]
```

Gemini Notebook

Anatomía del Back-End



Ejecución [EX]
La Unidad Aritmético-Lógica (ALU) entra en acción. Procesamiento matemático o cálculo exacto de direcciones efectivas.


Ejecución [EX]
La Unidad Aritmético-Lógica (ALU) entra en acción. Procesamiento matemático o cálculo exacto de direcciones efectivas.

Memoria [MEM]
Interacción directa con la jerarquía de memoria (Caché de Datos). Ejecución de operaciones Load o Store.

Escritura [WB]
El resultado final se graba permanentemente en el registro destino, cerrando el ciclo de la instrucción.

Gemini Notebook

La Magia del Solapamiento Temporal




Al llenar el cauce, sale un resultado procesado por cada ciclo de reloj.

Métrica Ideal: CPI = 1

Gemini Notebook

La Ley del Eslabón Más Débil

$$T_c = \max(t_i)$$



El ciclo de reloj de un procesador no puede latir más rápido que su etapa más lenta.
Acelerar una etapa rápida es inútil si no se resuelve el cuello de botella físico más ancho del sistema.

Gemini Notebook


El Coste Físico del Desequilibrio

Tiempos Nativos de Etapa



Tiempo Secuencial Total = 260ns

Impacto en el Pipeline



Tiempo Ciclo Segmentado = 60ns

Gemini Notebook

El Diseño Ideal: Balanceo Perfecto

$$T_1 = T_2 = T_3 = T_4 = T_5$$



- **Optimización Absoluta:** Cada nanosegundo de área de silicio se utiliza de manera continua. Cero tiempos de inactividad.
- **Límite Teórico:** El reloj del sistema funciona a la máxima velocidad dictada por la división matemáticamente exacta de la latencia total de la instrucción.

Gemini Notebook

La Realidad Física y la Fricción



1. Clock Skew
Desplazamiento temporal del reloj. La señal rítmica no llega a todas las puertas lógicas en el mismo instante exacto debido al enrutamiento físico de los cables.

2. Overhead Lógico
Tiempo de carga en registros. Retardo inherente (overhead) al guardar y leer datos en los pestillos o biestables (latches) que separan cada etapa.

3. Riesgos (Hazards)
Dependencias de datos o control estructurales que impiden solapar ciertas instrucciones, forzando la inyección de paradas o burbujas (bubbles).

Gemini Notebook

La Simplicidad Favorece la Regularidad





Arquitectura RISC	Arquitectura CISC
• **Formato Fijo:** Instrucciones de longitud uniforme, decodificación predecible. • **Operaciones Simples:** Facilitan etapas naturalmente simétricas y regulares. • **Métrica Clave:** CPI altamente optimizado (≈ 1.25). • **Resultado:** Balanceo físico sencillo, alcanzando un T_C óptimo y constante.	• **Formato Variable:** Instrucciones complejas de múltiples tamaños. • **Operaciones Complejas:** Las etapas toman tiempos drásticamente asimétricos. • **Métrica Clave:** Alto número de ciclos por instrucción (CPI ≈ 4.5). • **Resultado:** Generación de cuellos de botella constantes; balanceo del pipeline ineficiente.


Gemini Notebook

Síntesis: Anatomía y Rendimiento

Top Layer
El Tiempo

Middle Layer
El Espacio/Hardware

Bottom Layer
La Física



$$T_{cpu} = N \times CPI \times T_c$$

T_{cpu} = Tiempo total de CPU
N = Número total de instrucciones
CPI = Ciclos Por Instrucción (promedio)
T_c = Tiempo de ciclo del reloj (periodo)

Conclusión Principal

El rendimiento **no es un accidente**. Es el **resultado directo** de segmentar la lógica (5 Etapas), solapar temporalmente la ejecución (Pipeline) y equilibrar la física del silicio (Balanceo de T_c).

Gemini Notebook